高速mos管电平转换速率

在 44 W 快充、车载 ECU、微型服务器板卡等空间受限的场景里，一颗超结 mos 的栅极电阻往往决定整机 EMI 能否一次过、效率能否再提 0.5 %、以及样机能否在周五前交付。下文用 11 V/4 A 实测波形，把“栅极电阻→dV/dt→辐射超标”这条链路上的坑一次讲清，可直接抄作业。

一、为什么“几欧姆”的栅极电阻会让辐射天线化
超结 MOS 的 Coss、Crss 呈 10× 级非线性：0 V 时 1 nF，50 V 时只剩 80 pF。栅极电阻 RG 过小，驱动器瞬间把 Qg 抽干，Coss 跳水式下降，漏极 200 V 在 5 ns 内抬升→等效频谱 200 MHz 以上，一段 2 cm 的地走线直接成为天线。图 1 实测：RG=2 Ω 时，关断交叠区仅 3.2 ns，效率虽高，但水平极化辐射峰值 42 dBμV m⁻¹，超标 6 dB。

二、RG 越大越好？慢到 100 ns 照样翻车
把 RG 拉到 47 Ω，dV/dt 从 40 V ns⁻¹ 降到 8 V ns⁻¹，辐射降 8 dB，可关断损耗却增加 1.7 W，44 W 适配器效率掉 3.8 %，温度直飙 95 ℃；更尴尬的是，RG 过大导致关断电流拖尾，体二极管反向恢复激励 600 MHz 振铃，辐射从 30 MHz 又冒到 300 MHz，EMI 测试“按下葫芦浮起瓢”。

三、外部电容：用“小水缸”去喝“大瀑布”

1. 栅漏并联 Cgd
   取 11 pF 陶瓷电容与 RG=10 Ω 串联，关断 dV/dt 再降 30 %，而开通峰值电流仅增 0.3 A，效率几乎不变；图 5 显示 120 V 输入时，辐射裕量首次>3 dB。

2. 漏源并联 Cds
   在 D-S 间放 47 pF，可把 200 MHz 尖峰劈成 80 MHz 与 250 MHz 两段，峰值再降 4 dB；代价是开通多 0.9 W 损耗，需确认散热余量。

3. 组合用法
   Cgd=11 pF + Cds=47 pF + RGon=5.1 Ω / RGoff=20 Ω，图 6 波形干净，关断损耗仅增 0.6 W，整机效率 91.2 %，辐射全频段裕量>6 dB，通过 CISPR32 Class B 无需屏蔽罩。

四、PCB 走线：把“天线”掐死在摇篮

1. 栅极驱动回路面积<1 cm²，驱动 IC 地脚与 MOS 源极铜皮同层直连，禁止跨分割。

2. 栅极电阻贴 MOS 第 3 脚放置，先过电阻后走线，避免“电阻在前、电感在后”的鞭状结构。

3. 若用 PNP 快速放电，把 PNP 放在 RG 与驱动 IC 之间，防止放电环路包围整个芯片。

五、负载电流变化宽？动态 RG 给你“快慢自如”
用 3.3 V MCU GPIO 控制 NPN 对管，轻载时短路部分 RG，重载时串入全部电阻；实测 0.5 A→4 A 跳变，dV/dt 始终锁定 10 V ns⁻¹±15 %，系统 10 m 内动态响应无掉沟，辐射峰值波动<2 dB，效率曲线平坦。

六、一步到位的“懒人包”公式

1. 先测 MOS 在最高 VDS 下的 Coss_min，取目标 dV/dt_target = 10 V ns⁻¹，则
   RGoff ≈ (VDRV – Vpl) × tr / (Ciss × dV/dt_target) – Rdriver
   tr 取 0.7× 所需关断时间，Rdriver 为驱动器内阻。

2. 若 RGoff>30 Ω，优先加 Cgd=5 %×Coss_min；仍不足，再加 Cds=10 %×Coss_min，并把 RGoff 减半。

3. 最终用 150 kHz-1 GHz 扫频 EMI 接收机验证，辐射峰值<40 dBμV m⁻¹ 即合格，否则回到第 2 步微调。

栅极电阻不是“越大越保险”，也不是“越小越高效”，而是与 Cgd、Cds、PCB 回路、负载范围四位一体的系统变量。把 RG 当成可调阻尼，把电容当成频谱整形器，把回路面积当成天线长度，你就能在周五下班前把辐射曲线压到标准线以下，顺便把效率再抬 0.5 %。下一次 EMI 测试不过，别急着加屏蔽罩，先回到栅极电阻——它才是高速 MOS 电平转换真正的“音量旋钮”。你踩过哪些 RG 坑？评论区一起聊聊。